Los chips AMD EPYC Rome, reconocidos por su potencia y rendimiento, han sido objeto de preocupación recientemente. A pesar de su reputación estelar, estos procesadores han experimentado colapsos inesperados después de alcanzar los 1044 días de tiempo de actividad.
Este impactante fenómeno ha generado incertidumbre y plantea interrogantes sobre la durabilidad y confiabilidad de estos chips de renombre.
En este artículo, exploraremos los detalles de estos colapsos y sus posibles implicaciones para la industria tecnológica.
Los procesadores de segunda generación EPYC de AMD se han enfrentado a un inesperado obstáculo debido a un error en el temporizador del reloj. Este defecto ha llevado a la interrupción de estos potentes chips, generando preocupación entre los usuarios y la industria tecnológica en general.
En este artículo, examinaremos en detalle el impacto de este problema en el rendimiento y funcionamiento de los EPYC de segunda generación, así como las medidas tomadas para abordar esta situación y restaurar la confianza en estos procesadores de renombre.
En la última guía de revisión de procesadores de AMD para los chips de servidor EPYC 7002 ‘Rome’, se ha descubierto un nuevo error intrigante.
Esta “errata” revela que después de aproximadamente 1044 días de tiempo de actividad, equivalentes a cerca de 2,93 años, un núcleo en el chip puede experimentar un colapso, lo que requiere reiniciar el servidor para restablecer el funcionamiento adecuado del chip.
Sorprendentemente, AMD ha declarado que no tiene planes de solucionar este problema, lo que plantea importantes interrogantes sobre el impacto a largo plazo en la confiabilidad y estabilidad de los chips EPYC de AMD.
En la última descripción proporcionada por AMD, se revela un problema que afecta a los procesadores EPYC de segunda generación. Este inconveniente, que no ha sido abordado por la compañía, tiene implicaciones significativas y requiere una explicación más detallada.
El error en cuestión implica que después de un prolongado tiempo de actividad de aproximadamente 1044 días, un núcleo específico en el chip puede experimentar un fallo y quedar inoperativo. La única solución proporcionada por AMD es reiniciar el servidor para restablecer el funcionamiento normal del chip.
Este hallazgo plantea numerosas preguntas e inquietudes. ¿Cuáles son las posibles causas del problema? ¿Cómo afecta a la estabilidad y confiabilidad del sistema en su conjunto? ¿Qué impacto tiene en las operaciones empresariales y los centros de datos que dependen de estos procesadores de alto rendimiento?
Además, es importante considerar las implicaciones a largo plazo de esta decisión de AMD de no abordar el problema. ¿Significa esto que los usuarios tendrán que lidiar con un tiempo de actividad limitado en sus sistemas? ¿Cómo afectará esto la reputación de AMD y su posición en el mercado de servidores?
El problema identificado en los procesadores EPYC de segunda generación de AMD se origina en la incapacidad del núcleo para salir del estado de suspensión CC6. Este estado de suspensión tiene como objetivo ahorrar energía al reducir la actividad del núcleo cuando no se requiere un rendimiento máximo. Sin embargo, en este caso, el núcleo enfrenta dificultades para salir de este estado y recuperar su funcionamiento normal.
Según AMD, el momento exacto en el que se produce esta falla puede variar según el espectro ensanchado y la frecuencia REFCLK. El espectro ensanchado es una técnica de modulación de señal utilizada para aumentar la capacidad de transmisión y mejorar la resistencia al ruido en comunicaciones inalámbricas. Por otro lado, la frecuencia REFCLK es el reloj de referencia utilizado por el chip para realizar un seguimiento preciso del tiempo.
Estos factores externos, como el espectro ensanchado y la frecuencia REFCLK, pueden influir en el tiempo exacto en el que se produce la falla del núcleo. Dado que estos elementos pueden variar en diferentes entornos y configuraciones de sistema, resulta complicado predecir con precisión cuándo ocurrirá la falla en cada caso específico.
La explicación brindada por AMD pone de relieve la complejidad del problema y la dificultad de proporcionar una solución generalizada.
Sin embargo, esta declaración también plantea inquietudes sobre la estabilidad a largo plazo de los sistemas que dependen de estos procesadores y cómo los usuarios pueden gestionar eficazmente los riesgos asociados con este inconveniente.
El problema radica en la incapacidad del núcleo para salir del estado de suspensión CC6, y AMD ha señalado que el momento de la falla puede variar debido a factores como el espectro ensanchado y la frecuencia REFCLK.
Esta situación plantea desafíos adicionales para los usuarios y subraya la necesidad de abordar cuidadosamente el impacto potencial de esta falla en los sistemas que utilizan los procesadores EPYC de segunda generación.
La teoría presentada por el usuario de Reddit acid_migrain plantea un enfoque interesante para determinar el momento exacto en que se produce el bloqueo del núcleo.
Según esta teoría, el problema en realidad se manifiesta aproximadamente a los 1042 días y 12 horas de tiempo de actividad.
El usuario relaciona su teoría con el funcionamiento del contador de tiempo TSC (Time Stamp Counter), que funciona a una frecuencia de 2800 MHz.
Luego, realiza un cálculo multiplicando esta frecuencia por 10^6 y luego por 1042.5 días. El resultado obtenido, 0x380000000000000, es una representación hexadecimal con múltiples ceros.
El usuario sugiere que esta coincidencia en la cantidad de ceros en el resultado no puede ser simplemente una casualidad, y podría estar relacionada con el momento en que se produce el bloqueo del núcleo.
Si bien la teoría presentada es interesante y puede brindar una posible explicación, es importante tener en cuenta que es una especulación basada en observaciones y cálculos realizados por un usuario en Reddit.
No hay información oficial de AMD que respalde o confirme esta teoría específica.
Sin embargo, esta teoría resalta el hecho de que el problema en los chips EPYC de AMD puede tener una relación compleja con el tiempo de actividad y otros factores internos y externos.
Ilustra cómo los entusiastas y la comunidad de usuarios pueden intentar desentrañar y comprender mejor las causas detrás de este problema.
La solución propuesta para abordar el problema en los chips EPYC de AMD consiste en dos enfoques principales. El primero es reiniciar el servidor antes de alcanzar los 1044 días de tiempo de actividad. Al hacerlo, se reinicia el “temporizador” interno de 1044 días de la CPU, lo que supuestamente evitaría la falla del núcleo relacionada con el estado de suspensión CC6.
El segundo enfoque sugerido es deshabilitar completamente el estado de suspensión CC6 en el sistema. Al hacerlo, se evita que el núcleo entre en este estado de bajo consumo de energía, lo que teóricamente eliminaría el riesgo de bloqueo después de un período prolongado de tiempo de actividad.
Ambas soluciones apuntan a evitar el problema al reiniciar el temporizador interno de la CPU o al evitar por completo el estado de suspensión CC6. Sin embargo, es importante tener en cuenta que estas soluciones pueden tener implicaciones en términos de rendimiento, consumo de energía y funcionalidades relacionadas con el ahorro de energía.
Además, estas soluciones no abordan directamente la raíz del problema y se basan en enfoques de mitigación en lugar de una solución completa y definitiva proporcionada por AMD. Por lo tanto, los usuarios deben considerar cuidadosamente las implicaciones y los compromisos asociados con estas soluciones antes de implementarlas.
En última instancia, para obtener orientación precisa y actualizada sobre este problema específico y las soluciones recomendadas, es recomendable consultar la documentación oficial y las declaraciones de AMD, así como buscar asesoramiento adicional de expertos en la materia.
Si bien el error de bloqueo del núcleo después de 2,93 años puede parecer un problema con un impacto limitado debido a la necesidad de actualizaciones de seguridad y mantenimiento más frecuentes, sigue siendo un asunto relevante por varias razones.
En primer lugar, aunque las actualizaciones de seguridad y el mantenimiento son esenciales y deben llevarse a cabo en intervalos más cortos, el hecho de que exista un problema que pueda provocar un bloqueo del núcleo después de un período prolongado de tiempo de actividad plantea interrogantes sobre la confiabilidad y la estabilidad de los sistemas.
Aunque se realicen actualizaciones y mantenimiento periódicos, este error podría presentarse en situaciones en las que el tiempo de actividad sea particularmente largo, como en entornos de misión crítica o en infraestructuras que operan continuamente.
En segundo lugar, este problema podría tener implicaciones en términos de planificación y gestión de recursos.
Si se produce un bloqueo del núcleo después de 2,93 años, podría requerir un reinicio del servidor, lo que podría interrumpir la continuidad de las operaciones y generar costos adicionales asociados con el tiempo de inactividad no planificado.
Además, aunque las actualizaciones de seguridad y el mantenimiento deben realizarse con frecuencia, existen casos en los que algunos sistemas, especialmente aquellos en entornos específicos o configuraciones personalizadas, pueden requerir períodos de tiempo de actividad prolongados sin reinicios.
En tales situaciones, el error de bloqueo del núcleo puede plantear un problema real y requerir consideraciones adicionales para garantizar la estabilidad del sistema.
En resumen, aunque las actualizaciones de seguridad y el mantenimiento periódico son fundamentales, el problema de bloqueo del núcleo después de 2,93 años sigue siendo importante debido a sus implicaciones potenciales en términos de confiabilidad, estabilidad y gestión de recursos.
Los usuarios y administradores de sistemas deben ser conscientes de este problema y tomar las medidas necesarias para mitigar sus posibles impactos en sus entornos específicos.
En un escenario muy realista, se amplía aún más la importancia del problema de bloqueo del núcleo después de un tiempo prolongado de actividad.
La función de parcheo en vivo de Linux y la capacidad de actualizar sin reiniciar utilizando kexec son enfoques comunes para aplicar actualizaciones críticas del sistema sin interrupciones.
Estas técnicas permiten a los administradores de sistemas mantener el tiempo de actividad de los servidores y minimizar el impacto en las operaciones en entornos de misión crítica.
Sin embargo, también pueden contribuir a un tiempo de actividad prolongado, lo que podría exponer a los sistemas al error de bloqueo del núcleo después de 2,93 años.
Los servidores de aplicaciones de misión crítica, que a menudo requieren un tiempo de actividad continuo y están diseñados para manejar cargas de trabajo exigentes, también son más propensos a experimentar períodos prolongados sin reinicios.
Esto los coloca en un mayor riesgo de enfrentar el problema de bloqueo del núcleo.
En consecuencia, es fundamental que los administradores de sistemas y las organizaciones que operan en entornos de alto rendimiento y misión crítica estén conscientes de este problema y tomen medidas adecuadas para abordarlo.
Esto puede implicar considerar estrategias de reinicio planificado antes de alcanzar los 2,93 años de tiempo de actividad, evaluar el impacto de reinicios en el rendimiento y las operaciones, y tener en cuenta las actualizaciones de seguridad y los procesos de mantenimiento.
En definitiva, en donde se utilizan funciones de parcheo en vivo y se mantienen servidores de aplicaciones de misión crítica con un tiempo de actividad prolongado, resalta aún más la importancia de entender y gestionar adecuadamente el problema de bloqueo del núcleo en los chips EPYC de AMD.
Los errores o erratas en los chips de CPU no son inusuales y que las CPU modernas son dispositivos extremadamente complejos.
A medida que la tecnología avanza y las demandas de rendimiento y eficiencia aumentan, es común que se descubran y documenten erratas en los procesadores incluso después de su lanzamiento inicial.
Las erratas son errores o problemas en el diseño o la implementación de los chips que pueden afectar su funcionamiento o desempeño en ciertas circunstancias.
Estos problemas a menudo se descubren durante las pruebas rigurosas y la validación realizada por los fabricantes de CPU y los usuarios finales.
Los fabricantes, como AMD, suelen documentar y divulgar estas erratas en guías y documentos técnicos para que los usuarios estén al tanto de ellas y puedan tomar las medidas necesarias.
Es importante destacar que no todas las erratas tienen un impacto significativo en la funcionalidad o el rendimiento general de los procesadores.
Muchas de ellas pueden estar relacionadas con casos de uso específicos o condiciones extremas que pueden no ser comunes para la mayoría de los usuarios.
Dicho esto, las erratas se toman en serio y los fabricantes, como AMD, trabajan constantemente para mejorar y actualizar sus procesadores para abordar estas cuestiones.
A menudo, se lanzan revisiones y actualizaciones de microcódigo para corregir o mitigar los problemas identificados.
Los usuarios también pueden tomar medidas, como aplicar parches y actualizaciones del sistema operativo, para minimizar los posibles impactos de las erratas.
En general, es importante tener en cuenta que, si bien las erratas en los chips de CPU pueden ser una realidad, los fabricantes y la comunidad de usuarios trabajan en conjunto para gestionar y abordar estas cuestiones a medida que surgen, con el objetivo de brindar una experiencia confiable y de alto rendimiento para los usuarios finales.
Chip Errata tan común como ineficiente
Dada la complejidad y el número masivo de transistores presentes en los chips modernos, es prácticamente inevitable que se produzcan errores o erratas en su diseño y fabricación.
Estos errores pueden variar en su gravedad y alcance, y pueden abarcar una amplia gama de áreas, como agujeros de seguridad, problemas de funcionamiento de banderas o etiquetas de caché, entre otros.
Los fabricantes de chips invierten mucho tiempo, recursos y esfuerzo en la validación y prueba exhaustivas de sus productos para identificar y corregir tantos errores como sea posible antes de su lanzamiento al mercado.
Esto incluye revisiones del diseño del chip, ajustes de firmware y actualizaciones del microcódigo, entre otros enfoques.
Además, los fabricantes suelen tener un proceso de mejora continua y lanzan versiones posteriores de sus chips con correcciones de errores y mejoras adicionales.
Estas versiones posteriores pueden abordar las erratas conocidas y brindar un mejor rendimiento y confiabilidad en comparación con las versiones anteriores.
Es importante destacar que los fabricantes de chips trabajan en estrecha colaboración con la comunidad de usuarios, incluidos los desarrolladores de software y los investigadores de seguridad, para identificar y solucionar problemas.
Se fomenta la divulgación responsable de las erratas, lo que permite una respuesta rápida y efectiva por parte de los fabricantes para abordar los problemas identificados.
Los problemas y erratas en los chips de CPU son una realidad dada la complejidad y escala de los diseños modernos. Sin embargo, los fabricantes están comprometidos en minimizar estos problemas mediante rigurosos procesos de validación y pruebas, así como mediante la colaboración con la comunidad de usuarios.
La continua mejora y las actualizaciones periódicas de los chips ayudan a abordar estos errores y ofrecer una experiencia más confiable y de alto rendimiento a los usuarios finales.
Incluso en las versiones de envío de los chips de CPU, pueden existir erratas que no se han resuelto por completo.
En el caso de la octava generación de chips Intel, es conocido que se enumeran más de 150 erratas en su documentación técnica, a pesar de haber sido lanzados en 2017.
Estas erratas pueden variar en su gravedad y alcance, desde problemas menores hasta cuestiones más significativas.
En cuanto a los chips AMD EPYC Rome, aunque la compañía ha eliminado las listas de erratas resueltas, se sabe que todavía existen al menos 39 erratas en esos chips.
Estas erratas pueden ser diversas y pueden abarcar una variedad de aspectos del diseño y funcionamiento de los chips.
Es importante destacar que las erratas que quedan en los chips de CPU no necesariamente significan que los procesadores sean inherentemente defectuosos o inutilizables.
En muchos casos, estas erratas pueden ser mitigadas mediante parches de firmware, actualizaciones del sistema operativo u otras medidas.
Además, las erratas pueden afectar diferentes casos de uso de manera diferente, y no todos los usuarios pueden verse afectados por todas las erratas.
Los fabricantes de chips, como Intel y AMD, continúan trabajando activamente para abordar y resolver las erratas en sus productos. Esto puede implicar lanzamientos de nuevas versiones de chips con correcciones, actualizaciones de firmware o microcódigo, o parches de software.
Además, la colaboración con la comunidad de usuarios y la retroalimentación de los investigadores de seguridad desempeñan un papel importante en la identificación y solución de las erratas existentes.
En última instancia, si bien las erratas en los chips de CPU son una realidad, los fabricantes y la comunidad de usuarios trabajan juntos para minimizar su impacto y proporcionar soluciones y actualizaciones para abordarlas.
Los usuarios deben estar atentos a las actualizaciones y parches proporcionados por los fabricantes para asegurarse de que sus sistemas estén protegidos y funcionando de manera óptima.
Los fabricantes de chips deben evaluar cuidadosamente las erratas y sopesar diversos factores al decidir si corregir o no un error en particular.
La gravedad del problema, la facilidad de solución y el impacto potencial en el rendimiento son algunos de los aspectos que se consideran.
En algunos casos, las erratas pueden ser benignas y no representar un daño significativo para los usuarios.
En tales casos, los fabricantes pueden optar por no solucionar el problema, ya que hacerlo podría requerir esfuerzos adicionales y recursos que no están justificados por el impacto real.
Sin embargo, es importante destacar que las erratas críticas que podrían dejar abiertos vectores de ataque o comprometer la seguridad de los sistemas son tratadas como prioridad y generalmente se busca su resolución lo antes posible.
La seguridad es un factor fundamental en el diseño y desarrollo de los chips de CPU, y los fabricantes trabajan en estrecha colaboración con investigadores de seguridad y la comunidad en general para abordar y mitigar cualquier riesgo de seguridad.
En cuanto a las erratas relacionadas con la funcionalidad que no se corrigen, esto puede deberse a una serie de razones.
Algunas de estas erratas pueden requerir cambios significativos en el diseño o arquitectura del chip, lo que puede ser costoso y complejo de implementar.
Además, las correcciones pueden tener implicaciones en el rendimiento del chip, y los fabricantes deben evaluar cuidadosamente si el beneficio de la corrección justifica cualquier pérdida de rendimiento que pueda resultar.
Es importante tener en cuenta que los fabricantes de chips se esfuerzan por ofrecer productos de calidad y alto rendimiento, y buscan equilibrar los diversos factores al abordar las erratas.
La retroalimentación de los usuarios, la comunidad de investigadores y las actualizaciones regulares de firmware y software siguen siendo esenciales para mantener los sistemas actualizados y protegidos.
En resumen, los fabricantes de chips evalúan las erratas en función de su gravedad, facilidad de solución, impacto en el rendimiento y otros factores para determinar si se abordarán o no.
La seguridad y la protección de los usuarios son prioridades, pero también se deben considerar otros aspectos, como los recursos necesarios y el impacto en el rendimiento global del chip.
Es importante destacar que la detección de erratas en los chips de CPU puede ser un desafío complejo y no siempre es posible identificar todos los posibles problemas durante las fases de validación y calificación. A pesar de los rigurosos procesos de prueba y verificación que los fabricantes de chips emplean, algunas erratas pueden pasar desapercibidas hasta que los chips se implementen y se utilicen en entornos del mundo real.
En el caso específico del problema que afecta a los chips EPYC Rome de AMD después de 2,93 años de tiempo de actividad, es posible que las pruebas de envejecimiento acelerado no hayan sido capaces de detectar el problema debido a la duración y las condiciones específicas necesarias para su manifestación.
Estas pruebas suelen tener límites de tiempo y temperatura, y puede haber situaciones en las que las erratas solo se manifiesten después de un período de tiempo más largo o en condiciones particulares de uso.
Además, el proceso de validación y calificación de los chips generalmente se lleva a cabo dentro de límites de tiempo y recursos específicos.
Los ciclos de validación y calificación pueden no abarcar la totalidad de la vida útil esperada del chip, ya que esto podría requerir un tiempo y recursos significativos.
Es posible que algunos clientes de AMD hayan encontrado el problema en la implementación de los chips EPYC Rome después de su lanzamiento en 2018.
Los usuarios en entornos del mundo real a menudo pueden experimentar situaciones y cargas de trabajo únicas que pueden revelar erratas o problemas que no se detectaron durante las fases de validación previas.
La detección y resolución de erratas en los chips de CPU es un proceso complejo y desafiante.
Aunque los fabricantes de chips emplean rigurosos procesos de prueba y verificación, algunas erratas pueden pasar desapercibidas hasta que los chips se implementen y se utilicen en situaciones reales.
Los ciclos de validación y calificación pueden tener limitaciones de tiempo y recursos, y las pruebas de envejecimiento acelerado pueden no ser capaces de identificar todas las posibles erratas.
La retroalimentación y la experiencia de los usuarios en entornos reales desempeñan un papel importante en la identificación y solución de problemas una vez que se implementan los chips.
Expulsado del Uptime Club
Hay entusiastas y comunidades dedicadas a establecer récords de tiempo de actividad en servidores y sistemas informáticos.
Uno de los hitos notables en este sentido es la computadora a bordo de la nave espacial Voyager 2, que ha estado funcionando durante más de 16,735 días y continúa en funcionamiento en el espacio interestelar.
Este logro es impresionante y demuestra la durabilidad y confiabilidad de la tecnología espacial.
En la Tierra, existen registros de tiempo de actividad prolongado en servidores que han superado los 16 años (6014 días). Sin embargo, hay debates y discusiones sobre otros sistemas que podrían contender por el título de mayor tiempo de actividad.
La comunidad de /r/uptimeporn en Reddit es un ejemplo de un grupo dedicado a mostrar ejemplos de tiempos de actividad prolongados y celebrar los logros en este campo.
Estos registros y debates reflejan el interés y la admiración por los sistemas informáticos que pueden mantenerse en funcionamiento durante largos períodos de tiempo sin interrupciones.
Establecer récords de tiempo de actividad es un desafío interesante y un logro que requiere planificación, mantenimiento y una combinación de factores técnicos y operativos.
Sin embargo, es importante tener en cuenta que el tiempo de actividad prolongado no siempre es el objetivo principal para todos los usuarios y organizaciones.
Cada caso tiene sus propias necesidades y prioridades, y el tiempo de actividad prolongado puede ser más relevante en entornos críticos o en situaciones donde la continuidad del servicio es esencial.
La errata en los chips EPYC Rome de AMD que causa el bloqueo del núcleo después de 1044 días de tiempo de actividad no será corregida por la empresa. AMD ha declarado que no solucionará el problema, y existen diversas razones posibles para esta decisión.
Una de las posibles razones podría ser el costo asociado con la corrección en el silicio de los chips, lo cual implicaría cambios en el diseño y fabricación de los procesadores.
Esto podría requerir una inversión significativa de recursos y tiempo por parte de AMD. Otra posible razón podría ser que una solución mediante microcódigo o firmware genere una sobrecarga de rendimiento que no sea aceptable para la empresa o sus clientes.
Es importante tener en cuenta que las decisiones sobre la resolución de erratas en los chips no se toman a la ligera.
Los fabricantes de chips evalúan cuidadosamente los factores como la gravedad del problema, el impacto en el rendimiento y la cantidad de clientes afectados antes de decidir si vale la pena llevar a cabo una corrección.
Deshabilitar el estado de suspensión CC6 del servidor o reiniciar periódicamente puede ser una estrategia práctica para evitar que los núcleos se bloqueen después de 1044 días de tiempo de actividad.
Cada usuario y organización deberá evaluar su situación y tomar las medidas adecuadas según sus necesidades y prioridades.
En resumen, AMD ha decidido no corregir la errata que causa el bloqueo del núcleo en los chips EPYC Rome después de 1044 días de tiempo de actividad.
Las razones detrás de esta decisión pueden incluir consideraciones de costo, rendimiento y el impacto percibido en la base de clientes.
Como alternativa, deshabilitar el estado de suspensión CC6 o reiniciar periódicamente pueden ser enfoques prácticos para mitigar el problema.
Por Marcelo Lozano – General Publisher IT CONNECT LATAM
Lea más sobre Aplicaciones Empresariales en;
Seguridad Lateral de VMware, la estrella de la RSA 2023
RSA Día 3: Charla Magistral de Scott Raynovich y Chuck Herrin, CTO de Wib
Oracle revolución de la nube 2023 al universo de la banca
VMware Tanzu y VMware Aria: aceleran el desarrollo y entrega de apps 2023
Fuerza de trabajo digital 2023: potencia a las empresas
AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYCAMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, Rome, AMD EPYC Rome,
AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYCAMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, Rome, AMD EPYC Rome,
AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYCAMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, AMD EPYC Rome, Rome, AMD EPYC Rome,